XC7A50T-2CPG236I આર્ટિક્સ ® -7 શ્રેણી ઓછી-પાવર એપ્લિકેશન્સ માટે ઑપ્ટિમાઇઝ કરવામાં આવી છે જેને સીરીયલ ટ્રાન્સસીવર્સ, ઉચ્ચ DSP અને લોજિક થ્રુપુટની જરૂર હોય છે. ઉચ્ચ થ્રુપુટ અને ખર્ચ સંવેદનશીલ એપ્લિકેશનો માટે સૌથી ઓછી કુલ સામગ્રી ખર્ચ પ્રદાન કરો
XC7A50T-2CPG236I આર્ટિક્સ ® -7 શ્રેણી ઓછી-પાવર એપ્લિકેશન્સ માટે ઑપ્ટિમાઇઝ કરવામાં આવી છે જેને સીરીયલ ટ્રાન્સસીવર્સ, ઉચ્ચ DSP અને લોજિક થ્રુપુટની જરૂર હોય છે. ઉચ્ચ થ્રુપુટ અને ખર્ચ સંવેદનશીલ એપ્લિકેશનો માટે સૌથી ઓછી કુલ સામગ્રી ખર્ચ પ્રદાન કરો.
ઉત્પાદન લક્ષણો
અદ્યતન ઉચ્ચ-પ્રદર્શન FPGA તર્ક સાચી 6-ઇનપુટ લુકઅપ ટેબલ (LUT) તકનીક પર આધારિત છે અને તેને વિતરિત મેમરી તરીકે ગોઠવી શકાય છે.
ઓન-ચિપ ડેટા બફરિંગ માટે બિલ્ટ-ઇન FIFO લોજિક સાથે 36 Kb ડ્યુઅલ પોર્ટ બ્લોક રેમ.
ઉચ્ચ પ્રદર્શન SelectIO™ ટેકનોલોજી, 1866 Mb/s સુધીના DDR3 ઇન્ટરફેસને સપોર્ટ કરતી.
હાઇ સ્પીડ સીરીયલ કનેક્શન, બિલ્ટ-ઇન ગીગાબીટ ટ્રાન્સસીવર, 600 Mb/s થી 6.6 Gb/s અને પછી 28.05 Gb/s સુધીની ઝડપ સાથે, ચિપ થી ચિપ ઇન્ટરફેસ માટે ઑપ્ટિમાઇઝ કરેલ વિશેષ લો-પાવર મોડ પ્રદાન કરે છે.
યુઝર કન્ફિગરેબલ એનાલોગ ઈન્ટરફેસ (XADC), ડ્યુઅલ ચેનલ 12 બીટ 1MSPS એનાલોગ-ટુ-ડિજિટલ કન્વર્ટર અને ઓન-ચિપ થર્મલ અને પાવર સેન્સર્સ સાથે સંકલિત.
25 x 18 મલ્ટિપ્લાયર્સ, 48 બીટ એક્યુમ્યુલેટર અને ઉચ્ચ-પ્રદર્શન ફિલ્ટરિંગ (ઓપ્ટિમાઇઝ્ડ સપ્રમાણ ગુણાંક ફિલ્ટરિંગ સહિત) માટે પ્રી લેડર ડાયાગ્રામ સાથે ડીએસપી ચિપ.
એક શક્તિશાળી ક્લોક મેનેજમેન્ટ ચિપ (CMT) જે ફેઝ-લોક્ડ લૂપ (PLL) અને મિક્સ્ડ મોડ ક્લોક મેનેજર (MMCM) મોડ્યુલ્સને ઉચ્ચ ચોકસાઇ અને ઓછી જિટર પ્રાપ્ત કરવા માટે જોડે છે.
માઇક્રોબ્લેઝ ™ નો ઉપયોગ કરીને પ્રોસેસર્સ દ્વારા એમ્બેડેડ પ્રોસેસિંગની ઝડપી જમાવટ.
PCI Express ® (PCIe) સંકલિત બ્લોક, x8 Gen3 એન્ડપોઇન્ટ અને રૂટ પોર્ટ ડિઝાઇન સુધી યોગ્ય.
કોમોડિટી સ્ટોરેજ માટે સપોર્ટ, HRC/SHA-256 પ્રમાણીકરણ સાથે 256 બીટ AES એન્ક્રિપ્શન અને બિલ્ટ-ઇન SEU શોધ અને સુધારણા સહિત બહુવિધ રૂપરેખાંકન વિકલ્પો.
ઓછી કિંમત, વાયર્ડ, એકદમ ચિપ ફ્લિપ ચિપ અને ઉચ્ચ સિગ્નલ અખંડિતતા ફ્લિપ ચિપ પેકેજિંગ, સમાન પેકેજ શ્રેણીમાં ઉત્પાદનો વચ્ચે સ્થાનાંતરિત કરવાનું સરળ બનાવે છે. બધા પેકેજો લીડ-ફ્રી પેકેજીંગમાં ઉપલબ્ધ છે, કેટલાક પેકેજો લીડ વિકલ્પો ઓફર કરે છે.
ઉચ્ચ પ્રદર્શન અને ઓછા પાવર વપરાશ માટે રચાયેલ, તે 28 નેનોમીટર, HKMG, HPL પ્રક્રિયા તકનીક, 1.0V કોર વોલ્ટેજ પ્રક્રિયા તકનીક અને 0.9V કોર વોલ્ટેજ વિકલ્પ અપનાવે છે જે નીચા વીજ વપરાશને પ્રાપ્ત કરી શકે છે.
